Языки VHDL и VERILOG в проектировании цифровой аппаратурыКНИГИ » ЭЛЕКТРОНИКА
Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры Автор: Поляков А.К. Издательство: СОЛОН-Пресс Год: 2003 Формат: pdf Страниц: 315 Размер: 20 Mb Язык: русский
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG.
Разделы сайта
Авторизация
Реклама
Языки VHDL и VERILOG в проектировании цифровой аппаратуры 
